附件

中華民國專利公報 [19] [12]

[11]公告編號: 451558

[44]中華民國 90年 (2001) 08月 21日

觐明

全 13 頁

[51] Int.Cl ⁰⁶: H03L7/08

41名 称: 败位相位銳定迥路電路之败位控制报過器電路

[21]申請案號: 088110960

[22]申訪日期: 中華民國 88年 (1999) 06月29日

[72]蛩明人:

潜建位

新竹市東區沿峰里寶山路四十二巷一號

[71]申 謝人:

財團法人工架技術研究院

新竹縣竹東鎮中與路四段一九五號

[74]代理人:

T

[57]申請專利範圍:

1.一種使用於數位相位檢定迴路(Phase Lock Loop, PLL)電路中的數位控制振 盪器電路(Digitally Controlled Oscillator, DCO), 該數位控制振盪器電路至少包 含:

分數型分頻裝宜, 因應於一多等時序 用以產生一目的時序;

多控制閱延遲線裝置,具有複數個延遲單元,用以產生該數位控制振盪器 電路之輸出時序,其中複數個該延遲 單元係以串接方式(Cascade)稱合,且 串接之複數個該延遲單元具有一初始 端;

相位-頻率偵測裝置,因應於該目的時 序與該輸出時序用以產生一比較結 果;

計數減波器,因應於該比較結果以換 更該計數減波器之儲存值;及

控制裝置,因應於設計數準波器之該 儲存值以產生一控制信號輸入至該多 控制閥延避線裝置,用以變更該輸出 時序之頻率值。

2

- 2.如申謝專利範國第1項之數位控制振盪 器電路,其中上述之數位相位鎮定迴 5. 略包含一主數位環路濾波器(All-digital loop filter),用以輸出一濾波信號輸入 至該分數型分頻裝置,以變更該目的 時序之頻率。
 - 3.如申謂專利範圍第1項之數位控制振盪). 器電路·共中上述之控制裝置至少包含:

週期偵測裝置,用以產生該參考時序 與該延運單元之延運時間的週期長度 比例值:

 延遲單元編號儲存裝置,用以指出複數個該延遲單元中被避取者之編號, 其中該被遲取延遲單元之輸出係成為 該輸出時序之下一個輸出週期;及 加法器,因應於該週期長度比例值、
該計數濾波器之該儲存值、該延運單

- 5295 -

(2)

15.

3

元中被鄧取者之該編號、以及該參考時序,用以產生複數個該被選取延建單元中,下一個被選取延遲單元之編號,以及用以產生一溢位信號,用以指出回到該串搭延運單元之該初始端,以執行選定該被選取延遲單元之 操作。

- 4.如申謂專利範圍第3項之數位控制振變器電路,其中上述之被選取延遲單元之該編號,較該週期長度比例值為小,當該被選取延遲單元之該編號較該週期長度比例值為大時,該加法器產生該溢位信號。
- 5.如申詔啟利範圍第4項之數位控制振盪 器電路,其中上述之溢位信號係當該 被壓取延遲單元之該編號,較該週期 長度比例低為大時產生。
- 6.如申請專利僱園第3項之數位控制振盪 器電路,其中上述之週期俱測裝置至 少包含:

增量計數器,因應於該參考時序用以 增加該增量計數器之儲存值;

避定值控制裝置,因應於該增量計數 器之儲存值與該輸出時序,用以產生 一選定值;及

週期長度比例值備存裝置,因應於該 参考時序與週期長度比例值,用以決 定是否備存該建定值以成為該週期長 度比例值。

7.如申請專利範圍第6項之數位控制振盪 器電路,其中上述之選定值控制裝置 至少包含:

週桐運算裝置,因應於該相位差值與 該輸出時序,用以產生一候運值選擇 信號;及

避定值控制多工器,因應於該候選值 選擇信號,用以決定該增量計數器之 儲存值或該週期長度比例值儲存裝置 目前儲存值之一者,使其成為該强定 值。 8.如申請專利範國第7項之數位控制振機 器電路,其中上述之繼輕運算裝置係 利用該週期長度比例值與該輸出時序 產生蹤輯或(Logic OR)運算,用以產

9.如申謝專利稅圉第3項之數位控制振邀 器電路,其中上述之加法器至少包含:

生該候迎值選擇信號。

延運單元編號產生裝置,因應於該計 10. 數總波器之該儲存值與該週期長度比 例值,用以產生該下一個被建取延遲 單元之編號;及

比较器,因應於該週期長度比例值與 該下一個被週取延遲單元之該編號, 用以產生該溢位信號。

序被該目的時序為**慢時產生**,用以增

加該輸出時序之頻率值。

- 5296 --

40.

(3)

5

時序之輸出頻率。

14.一種使用於數位相位鎖定迴路(Phase Lock Loop, PLL) 電路中的數位控制振 盪器電路(Digitally Controlled Oscillator, DCO), 該數位控制振盪器電路至少包 含:

分數型分與裝置,因應於一固定時序 與一濾波信號,用以產生一目的時 序;

多控制閥延遲線(Tupped delay-line)裝置,具有複數個延遲單元,用以產生該數位控制振盪器電路之輸出時序,其中複數個該延遲單元係以串接方式(Cascudo)耦合,且複數個該串接延遲單元具有一初始端;

相位-頻率偵測裝置,因應於該目的時 序與該輸出時序,用以當該輸出時序 較該目的時序為快時產生一進位信 號,以及用以當該相位-頻率比較裝置 在該輸出時序較該目的時序為慢時產 生一倍位信號:

計數據波器、因應於該進位信號用以 增加該計數越波器之儲存值,其中當 該計數越波器之儲存值增加至一第一 預定值時,該計數逾波器產生一降順 信號,以及因應於該借位信號以減少 該計數濾波器之儲存值,其中當該計 數過波器之儲存值減少至一第二預定 值時,該計數濾波器產生一增頻信 號:及

控制裝宜,因應於該降頻信號,用以控制該多控制關延遲線裝置以降低該輸出時序之頻率值,以及因應於該計數減波器之該增頻信號,用以控制該多控制關延遲線裝置以增加該輸出時序之頻率值。

6

週期偵測裝置,用以產生該參考時序 與該目的時序之週期長度比例值;

延運單元編號儲存裝實,用以指出複數個該延遲單元中被選取延遲單元之 編號,其中該被選取延遲單元之輸出 係成為該輸出時序之下一個輸出週期:及

10. 期:万

加法器,因應於該過期長度比例值、 該計數確被器之該儲存值、該延遲單 元中被應取延遲單元之該編號、以及 該參考時序,用以產生複數個該延遲 單元中,下一個被選取者之編號,以 及用以產生一溢位信號,以指出回到 該申接延遲單元之該初始端以執行逕 定該被逕取延遲單元之操作。

- - 18.如申謝專利施團第16項之數位控制振 證器電路,其中上述之流位信號係當 該被選取延遲單元之該編號,較該週 期長度比例值為大時產生。
 - 19.如申謂專利範圍第16項之數位控制振 綴器電路,其中上述之週期偵測裝置 至少包含:
- 30. 增量計數器,因應於該參考時序用以增加該增量計數器之確存值: 選定值控制裝置,因應於該輸出時序 與該增量計數器之該儲存值用以產生 一選定值;及
- 35. 適期長度比例值儲存裝置,因應於該 參考時序與該適期長度比例值,用以 決定是否儲存該選定值於該適期長度 比例值儲存裝置中以成為該過期長度 比例值。
- 40. 20.如申請專利範圍第19項之數位控制振

25.

(4)

7

選相運算裝置,因應於該週期長度比例值與該輸出時序,用以產生一候型值選擇信號;及

選定值控制多工器,因應於該候選值 選擇信號,用以決定該計數器之儲存 值或該週期長度比例值儲存裝置目前 儲存值之一者,且使其成為該選定 值。

延遲單元編號產生裝置,因應於該計 數減波器之該儲存值與該週期長度比 例值,用以產生該下一個被避取延遲 單元之編號:及

比較器,因應於該相位差值與該下一個被罪取延遲單元之該編號,用以產 生該溢位信號。

當該輸出時序較該目的時序為快時產 生該進位信號;

當該輸出時序較該目的時序為優時產 生該借位信號:

當該進位信號產生時,利用該進位信 號產生該增頻信號或用以產生該降頻 信號;

當該借位信號產生時,利用該借位信

號產生該降頻信號或用以產生該降頻 信號:

當該增頻信號產生時,利用該增與信 號以增加該輸出時序之頻率值;及

- 當該降頻信號產生時,利用該降頻信 號以降低加該輸出時序之頻率值。
 - 24.一種使用於數位相位鎖定迴路(Phase Lock Loop, PLL)電路的數位控制振盪 器電路(Digitally Controlled Oscillator,
- 10. DCO)中產生輸出時序方法,該產生輸 出時序方法至少包含下列步壓: 產生一目的時序; 比較該目的時序與該數位控制振盪器 電路之輸出時序之相位與頻率關係;
- 15. 當該輸出時序較該目的時序為快時, 增加一相位變化儲存值; 當該輸出時序較該目的時序為假時, 減少一相位變化儲存值; 當該相位變化儲存值增加至一第一預
- 20. 定值時,降低該輸出時序之與率值; 及 當該相位變化儲存值減少至一第二預

留該相位變化儲存值減少至一另一項 定值時,增加該輸出時序之該頻率 值。

- 25. 25.如申謝專利範國第24項之產生輸出時序方法,其中上述之相位-頻率偵測器係用以當該輸出時序收該目的時序為快之時,產生一進位信號用以增加該相位變化储存值,以及用以當該輸出時序較該目的時序為假之時,產生一借位信號用以減少該相位變化儲存
- 26.如申諮專利範國第24項之產生輸出時序方法,其中上述之相位惡值係利用35. 一相位 頻率偵測器(Phase-frequency detector)來產生,且該相位 頻率偵測器係用以當該輸出時序較該目的時序為快之時,產生一進位信號用以增加該相位變化儲存值,以及用以當該輸40. 出時序較該目的時序為慢之時,產生

(5)

9

一借位信號用以減少該相位變化儲存 值。

- 27.如申請專利範囲第26項之產生輸出時 序方法,其中上述降低該輸出時序頻 率值之方法至少包含下列步壓: 增加一延運單元間隔參數之數值:及 利用該相位與頻率關係與該延遲單元 間隔參數增加後之該數值,用以於該 控制閥延遲級裝置中產生降低頻率值 之該輸出時序。
- 28.如申部與利範國第26項之產生輸出時 序方法,其中上述增加該輸出時序頗 率值之方法至少包含下列步驟: 減少一延遲單元問隔參數之數值:及 利用該相位與頻率關係與該延遲單元 問隔參數減少後之該數值,用以於該 控制閥延遲線裝宜中產生增加頻率值 之該輸出時序。
- 29.如申詘專利範閣第 27 或 28 項之產生 輸出時序方法,其中上述之延遲單元 問隔參數係利用每個該延遲單元之延 運時間長度的倍數值來表示。
- 30.一種使用於數位相位鎖定迴路(Phase Lock Loop, PLL)電路的數位控制振盪 器電路(Digitally Controlled Oscillator, DCO)中產生輸出時序方法,該產生輸出時序方法至少包含下列步驟:利用參考時序與過波信號用以產生目的時序;

比較該目的時序與該數位控制振盪器 電路之輸出時序用以產生一相位與頻 率關係:

利用該相位與頻率關係以增加或減少 一相位變化儲存值,其中當該輸出時 序較該目的時序為快時,係增加該相 位變化儲存值,且當該輸出時序較該 目的時序為慢時,係減少該相位變化 儲存值;

谢該相位變化儲存值增加至一第一預 定值時,增加一延運單元間隔參數 10

值,其中該延遲單元間隔參數係用以 表示該參考時序與一延遲單元之延遲 時間的週期長度比例值;

> 利用該相位差值與該延遲單元間隔參數,用以於一撓制個延遲線裝置中產 生該輸出時序。

- 10. 31.如申謝取利師圍第30項之產生輸出時 序方法,其中上述之相位差值係利用 一相位 - 頻率值測器(Phase-frequency detector)來產生,且該相位 - 頻率值測 器係用以當該輸出時序較該目的時序
- 15. 為快之時,產生一鄉位信號用以增加 該相位變化儲存值,以及用以當該輸 出時序較該目的時序為慢之時,產生 一借位信號用以減少該相位變化儲存 值。
- 20. 32.如申請專利範圍第31項之產生輸出時 序方法,其中上述之週期長度比例值 係利用每個該延遲單元之延遲時間長 度的倍數值來表示。
- 33.如中謝專利師圍第30項之產生輸出時 25. 序方法,其中上述當該相位變化儲存 值增加證該第一預定值時,該控制閥 延遲線裝置係利用增加後之該延遲單 元間隔參數值,用以產生降低頻率值 之該輸出時序。
- 30. 34.如申請專利縮關第30項之產生輸出時 序方法,其中上述當該相位變化儲存 值減少至該第二預定值時,該控制閱 延遲線裝置係利用減少後之該延遲單 元間隔參數值,用以產生增加頻等值 25. 之該輸出時序。
 - 35.如申請專利範圍第30項之產生輸出時 序方法,其中上述之控制閥延遲線裝置具有複數個以串接(Cascade)報合之 延遲單元,該控制閥延遲線裝置因應 於該參考時序以於複數個該串接延遲

40.

(6)

5.

15.

20.

11

單元中, 過取一被還定延遲單元以輸 出信號。

36.如申請專利顧園第35項之產生輸出時 序方法,更包含產生一溢位信號之步 嘅,用以當該申接延遲單元之最後一 個延遲單元被遲取時,重回該複數個 該串接延遲單元之初始端以執行輸出 信號之操作。

圖式簡單說明:

第一圖描繪習知的類比型態相位鎖 定迴路電路之結樹方塊圖:

第二圖描繪習知數位型應相位鎖定 迴路電路之架概方塊圖:

第三圖 A 捕締習知技術中·利用分 數型分類架構之結構方塊圖:

第三圖 B 描繪第三圖 A 之分數型分 頻架樹所產生的時序波形圖:

第四圖 B 描繪第四圖 A 的相位跳腳

架榔所產生的時序波形圖;

第五圈 A 描繪習知技術中的控制閥 延遲線 DCO 之結例方塊圖:

12

第六**幽描納本發明所揭露之數位控** 制振盪器的結構方塊圖;

第七國 A 描繪本聲明所揭露之數位 控制振盪器的細部結構方塊圈:


10. 第七個 B 拙繪第七圖 A 中各節點之 時序波形圖:

第八個 A 描繪第七圖 A 中週期偵測 器與其理結電路的細部結構圖:


第八圖 B 描繪第八圖 A 中、各節點 之時序波形圖;


第九圖描繪第七圖 A 中加法器的細部結制圖:及

第十圖檔納利用本發明之數位控制 振激器所產生的時閃變與隨時間變化之 竹形。




(7)






第三圖 A

(8)




第三圖 B




第四圖 A


(9)




第四圖B



(10)





第五圆B



第六圖


(11)







第七圖B


(12)





(13)





- 5307 **-**